博通（Broadcom）透過 3.5D XDSiP 平台上的首款 2nm 訂製 AI SoC 突破密度極限
在半導體產業的分水嶺時刻，博通公司（Broadcom Inc.）已正式開始出貨全球首款 2nm 訂製運算系統單晶片（System-on-Chip, SoC）。這款開創性的組件不僅是微影技術（lithography）的壯舉，更是博通專有的 3.5D 極致維度系統級封裝（3.5D eXtreme Dimension System-in-Package, XDSiP）平台的首次應用。藉由成功將 2nm 矽晶片與先進的面對面（Face-to-Face, F2F）3D 堆疊技術整合，博通正宣告一個專為滿足下一代 AI 叢集（AI clusters）對電力與性能的永無止境需求而設計的密度與效率新時代。
這項成就強調了高效能運算（High-Performance Computing, HPC）架構的重大轉向，即從傳統的單體式設計（monolithic designs）轉向高度模組化、多維度堆疊的晶粒平台。隨著人工智慧模型的參數規模呈指數級成長，支援它們的硬體必須隨之演進。博通（Broadcom）與富士通（Fujitsu）策略合作開發的最新交付成果，直接解決了威脅吉瓦級（gigawatt-scale）AI 基礎設施發展的信號密度、延遲和功耗等關鍵瓶頸。
3.5D XDSiP 架構：重新定義晶片整合
這項公告的核心在於 3.5D XDSiP 平台，這項技術代表了晶片封裝領域的尖端演進。雖然業界已習慣於 2.5D 封裝（晶粒並排於中介層上）和純 3D 堆疊，但博通的 3.5D 方法將這些方法論綜合成一個具有凝聚力的高效能單元。
「3.5D」的稱號是指將 2.5D 橫向擴展技術與垂直 3D-IC 整合相結合。至關重要的是，該平台利用了面對面（F2F）接合技術。與傳統的打金線（wire bonding）或覆晶（flip-chip）方法不同，F2F 透過表面的微凸塊（micro-bumps）直接連接兩個主動晶粒。這種鄰近性大幅縮短了信號傳輸距離，從而降低了延遲和電阻功率損耗。
核心架構優勢
轉向 3.5D XDSiP 為超大規模業者和 AI 研究人員提供了實質的好處：
- 無與倫比的信號密度： F2F 連接允許每平方毫米垂直互連數量的大幅增加。這種高頻寬垂直通訊對於需要在邏輯層和記憶體層之間快速移動數據的 AI 工作負載至關重要。
- 獨立擴展： 該平台實現了模組化方法，運算核心、記憶體單元和網路 I/O 可以分別在不同的製程節點上製造並無縫整合。這種靈活性使博通能夠針對成本和性能優化各項功能。
- 散熱與電源效率： 透過堆疊晶粒並縮短互連長度，移動數據所需的能量顯著降低。在吉瓦級叢集的背景下，這些效率提升可轉化為數百萬美元的營運成本節省。
引領 2nm 浪潮：製程技術的里程碑
博通的出貨標誌著 2nm 訂製矽晶片的商業化到來，這是全球科技界高度期待的節點。從 3nm 到 2nm 的轉變不僅是增量式的進步；它代表了電晶體密度和每瓦性能特性的根本性增強。
對於 AI 應用而言，2nm 節點至關重要。它允許在相同的佔地面積內封裝更多電晶體，從而在不按比例增加功耗的情況下實現更複雜的邏輯運算。當與 3.5D 封裝相結合時，產生的「超級晶片」能夠處理訓練大型語言模型（LLM）和生成式 AI 推論引擎的巨大運算負載。
封裝技術對比分析
下表說明了博通的 3.5D XDSiP 與標準業界封裝解決方案的比較，突顯了能力上的跨越。
| 指標 | 標準 2.5D 封裝 | 傳統 3D 堆疊 | 博通 3.5D XDSiP |
|---|---|---|---|
| 整合類型 | 橫向（並排） | 垂直（晶粒堆疊） | 混合（橫向 + 垂直 F2F） |
| 互連密度 | 中等 | 高 | 極致（面對面） |
| 信號延遲 | 標準 | 低 | 極低 |
| 散熱管理 | 良好 | 具挑戰性 | 透過模組化設計優化 |
| 可擴展性 | 受中介層尺寸限制 | 受堆疊高度限制 | 高（多維度） |
| 主要應用場景 | 圖形處理、標準 HPC | 行動裝置、快取堆疊 | 吉瓦級 AI 叢集 |
策略夥伴關係：助力富士通 MONAKA 計劃
首個部署此尖端矽晶片的客戶是 富士通（Fujitsu），該公司是超級運算領域的長期領導者。這款 2nm SoC 是富士通「FUJITSU-MONAKA」計劃的核心組件，該計劃旨在開發一款兼顧高效能與能源永續性的下一代處理器。
富士通高級副總裁兼先進技術開發部門負責人新庄直樹（Naoki Shinjo）將此次發布描述為一個「轉型里程碑」。對於富士通而言，採用 3.5D XDSiP 不僅僅是為了追求原始速度；更是為了為高效能運算創造一條永續發展的道路。FUJITSU-MONAKA 專案明確設計用於支援可擴展、AI 驅動的社會，在這種社會中，能源消耗不會成為限制因素。
新庄表示：「透過將 2nm 製程創新與面對面 3D 整合相結合，它釋放了對於下一代 AI 和 HPC 至關前所未有的運算密度和能源效率。」這次合作突顯了博通在訂製矽晶片（ASIC）市場中的獨特地位，它不僅作為供應商，還作為具有特定、高要求需求的科技巨頭的共同開發者。
吉瓦級的未來：對 AI 產業的啟示
博通的公告是在資料中心需求快速升級的背景下發布的。業界目前正在為「吉瓦級（gigawatt-scale）」AI 叢集做準備——這些龐大的設施在訓練下一代人工智慧模型時，將消耗與中型城市相當的電力。
在這種環境下，傳統的晶片性能指標（GHz）正被系統級指標所取代：每瓦 FLOPs 和每秒互連頻寬。3.5D XDSiP 平台正是針對這一現實而設計的。透過在緊湊的佔地面積內整合龐大的邏輯、記憶體和網路，進而創建 XPU（跨平台處理單元，Cross-Platform Processing Units），博通正在幫助緩解困擾當前架構的「記憶體牆」和「I/O 牆」問題。
訂製矽晶片的角色
此舉也強化了訂製矽晶片在 AI 革命中的主導地位。通用型 GPU 和 CPU 正日益被針對特定工作負載設計的客製化 ASIC 所補充甚至取代。博通領先競爭對手交付具有複雜封裝的功能性 2nm 組件，展現了其 ASIC 部門的實力。
博通 ASIC 產品部門高級副總裁兼總經理 Frank Ostojic 強調了其團隊的執行能力。Ostojic 指出：「我們很自豪能為富士通交付首款 3.5D 訂製運算 SoC……這證明了博通團隊卓越的執行力和創新能力。」他進一步透露，博通已擴展其平台能力以支援更廣泛的客戶群，並計劃從 2026 年下半年開始出貨更多 XPU。
技術深鑽：面對面（F2F）整合
要充分理解這項公告的重要性，必須了解 面對面整合（Face-to-Face integration）的複雜性。在標準晶片堆疊中，連接通常通過矽晶片主體（矽穿孔，Through-Silicon Vias 或 TSV）將一個晶粒的背面與另一個晶粒的正面連接。這被稱為面背（Face-to-Back, F2B）堆疊。
3.5D XDSiP 中使用的 F2F 堆疊涉及將頂部晶粒翻轉，使其主動電路層直接面對底部晶粒的主動層。這種定向允許：
- 更高的凸塊密度： 在針頭大小的空間內可以建立數千個連接。
- 減少寄生效應（Parasitics）： 電路路徑幾乎是瞬時的，最大限度地減少了在高速度下使信號衰減的電阻和電容。
- 增強電力傳輸： 電力可以更均勻地分布在邏輯的主動區域。
在 2nm 節點上實現 F2F 是一項巨大的工程挑戰，需要在對齊和接合方面達到原子級的精度。博通在此取得的成功證明該技術已足夠成熟，可用於大批量商業生產。
結論
博通在 3.5D XDSiP 平台上出貨的首款 2nm 訂製運算 SoC（2nm custom compute SoC）不僅僅是一次產品發布；它是對運算硬體未來的概念驗證。隨著摩爾定律（Moore’s Law）的物理極限受到考驗，創新已進入第三維度。透過成功將最先進的矽製造製程與最先進的封裝技術整合，博通為半導體設計的可能性設定了新基準。
對於更廣泛的 AI 產業而言，這項發展承諾了一個計算能力可以持續擴展以滿足通用人工智慧（AGI）研究需求，而不會屈服於無法管理的能源成本的未來。隨著富士通的 MONAKA 處理器領先一步，以及更多設計預計於 2026 年推出，極致維度運算時代已正式到來。
